

# **РЕКОНФИГУРИРУЕМАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА НА ОСНОВЕ ПЛИС VIRTEX-7<sup>1</sup>**

**И.А. Каляев, член-корреспондент РАН,**

**И.И. Левин, д-р техн. наук**

**(НИИ многопроцессорных вычислительных систем имени академика  
А.В. Каляева Южного федерального университета, Таганрог),**

**А.И. Дордопуло, канд. техн. наук,**

**Е.А. Семерников, канд. техн. наук**

**(Федеральное государственное бюджетное учреждение науки  
Южный научный центр Российской академии наук, Ростов-на-Дону)**

В работе рассматриваются конструктивные особенности и характеристики разрабатываемой реконфигурируемой вычислительной системы PBC-7, построенной на основе программируемых логических интегральных схем (ПЛИС) семейства Xilinx Virtex-7. Отличительными характеристиками PBC-7 являются: высокая удельная производительность, энергоэффективность при решении прикладных задач, близкий к линейному рост производительности при увеличении аппаратного ресурса. В работе представлены технические характеристики PBC-7 и описывается разрабатываемый комплекс системного программного обеспечения.

Успешно развиваемая в НИИ многопроцессорных вычислительных систем Южного федерального университета (г. Таганрог) концепция построения PBC на основе ПЛИС позволила создать целый ряд высокопроизводительных систем различных архитектур и конфигураций с уникальными техническими характеристиками, предназначенных для решения вычислительно трудоемких задач различных предметных областей, успешно эксплуатируемых организациями и ведомствами Российской Федерации. Созданные PBC по параметрам реальной и удельной производительности, реальной производительности в единице объема и энергоэффективности существенно опережают как кластерные вычислительные системы, так и известные отечественные и зарубежные PBC.

В качестве элементной базы для построения таких PBC используются ПЛИС большой интеграции фирмы Xilinx семейства Virtex (начиная с серии 2), соединенные в единый вычислительный ресурс высокоскоростными каналами передачи данных – LVDS и Rocket GTX. По государственному контракту №14.527.12.0004 от 03.10.2011 г. разработан перспективный вычислительный модуль 24V7-750 на основе ПЛИС Xilinx семейства Virtex-7, содержащих около 58 миллионов эквивалентных вентилей. Изготавливаемый в настоящее время вычислительный модуль 24V7-750 предназначен для построения реконфигурируемой вычислительной системы PBC-7 с пиковой производительностью до  $10^{15}$  операций с фиксированной запятой в секунду в одностоечном конструктиве высотой 47U. Вычислительный модуль (BM) 24V7-750 содержит 4 платы вычислительного модуля (ПВМ) 6V7-180, соединенные между собой, как и ПЛИС, последовательно по 144 дифференциальным линиям LVDS-интерфейса на частоте 800 МГц. Для связи с другими BM используется 12 каналов

---

<sup>1</sup> Исследования выполнены при финансовой поддержке Министерства образования и науки РФ, госконтракт № 14.527.12.0004 от 03 октября 2011 г.

интерфейса LVDS на частоте 800 МГц по 25 дифференциальных пар каждый (разъёмы типа SS4). Объем распределенной памяти ВМ 24V7-750 составляет 12 Гб.

На рис. 1 показана структурная схема платы вычислительного модуля (ПВМ) 6V7-180, являющейся основой для построения РВС-7. Вычислительное поле ПВМ 6V7-180 выполнено на микросхемах XC7VX585T-1FFG1761, содержащих около 58 млн. эквивалентных вентиляей.




Рис. 1. Структурная схема 6V7-180 на ПЛИС Virtex-7

Конструктивное исполнение ВМ 24V7-750, представленное на рис. 2, соответствует международному стандарту МЭК 60297-2. ПВМ расположены горизонтально друг за другом по направлению обдува вентиляторами подсистемы охлаждения ВМ 24V7-750 и закреплены винтами к днищу корпуса вычислительного модуля.




Рис. 2. Компоновка ВМ 24V7-750

В состав платы вычислительного модуля (ПВМ) входят:

- контроллер ПВМ, выполненный на ПЛИС XC6V130T-1FFG1156C производства Xilinx;
- вычислительное поле, состоящее из шести ПЛИС XC7V585T-1FFG1761 семейства Virtex-7 производства Xilinx, связанных между собой дифференциальными линиями интерфейса LVDS с частотой передачи данных до 800 МГц;
- узлы основной и резервной загрузки ПЛИС по интерфейсу JTAG;
- подсистема синхронизации (генераторы ECS-2033-250-BN производства ECS INC International и распределители тактовых импульсов IDT5T9316NLI производства Integrated Device Technology, Inc);
- распределённая память в составе 12-ти микросхем динамической памяти (MT47H128M16HR-25E производства Micron Technology, Inc. с организацией 128 М\*16 и частотой записи/чтения до 400 МГц). К ПЛИС вычислительного поля, а также к ПЛИС контроллера базового модуля подключено по две микросхемы памяти DDR2. Объем оперативной памяти на ПВМ - 3 Гбайта;
- 2 канала интерфейса LVDS по 20 дифференциальных пар (разъёмы типа QTH-020-01-L-D-DP-A-K) для связи с модулем ввода-вывода (связь с персональным компьютером) и внешней аппаратурой;
- подсистема загрузки ПЛИС;
- подсистема питания, в состав которой входят DC-DC-преобразователи напряжения.

Блок питания, управляющий модуль УМ-7, жесткий диск, плата питания и плата индикации расположены в правой части корпуса вычислительного модуля. На передней панели корпуса ВМ 24V7-750 расположены семь нагнетающих вентиляторов, светодиодные индикаторы режимов работы вычислительного модуля, кнопки управления и интерфейсные разъёмы. На задней панели корпуса расположены семь вытяжных (включая вентилятор блока питания) вентиляторов, разъем питания и клемма защитного заземления.

Для программирования РВС-7 предназначен комплекс программного обеспечения [5], одним из основных инструментов которого является язык программирования высокого уровня COLAMO [2], предназначенный для описания реализации параллельного алгоритма. Прикладная программа на языке COLAMO в соответствии с принципами структурно-процедурной организации вычислений [3] создает в архитектуре РВС специализированную вычислительную структуру, которая предполагает последовательную смену структурно (аппаратно) реализованных фрагментов информационного графа задачи, каждый из которых является вычислительным конвейером потока операндов. Таким образом, приложение (прикладная задача) для РВС состоит из структурной составляющей, представленной в виде аппаратно реализованных фрагментов вычислений, и процедурной составляющей, представляющей собой единую для всех структурных фрагментов управляющую программу последовательной смены вычислительных структур и организации потоков данных. Для представления такой организации вычислений в языке используется понятие «кадр» [4], являющийся неразрывной совокупностью вычислительной структуры фрагмента задачи и множества операций чтения-записи входных и результирующих потоков данных.

Для ВМ 24V7-750 предложен новый уровень программирования РВС - создание прикладных масштабируемых программ на уровне синтеза и программирование макрообъектов, представляющих собой совокупность вычислительных уст-

ройств, выполняющих определенную группу команд и соединенных между собой коммутационной системой. Для этого используются библиотечные элементы, созданные схемотехниками при разработке библиотек элементов для ряда проблемных областей. Библиотечные элементы, включенные в библиотеки, описываются как функции языка высокого уровня. Затем, используя языковые конструкции, эти функции вызываются для исполнения. В результате создается макрообъект с определенными свойствами исключительно средствами языка высокого уровня. При трансляции такой программы в аппаратуре РВС создаются программные макрообъекты, управление которыми осуществляется процедурной, потоковой и управляющей составляющими параллельной программы. Преимуществами такого метода является исключение из процесса создания прикладной программы для РВС специалиста-схемотехника, а также более рациональное использование аппаратного ресурса РВС.

Создание прикладных масштабируемых программ в этом случае возможно двумя способами. Первый способ предполагает создание технического решения с участием специалиста-схемотехника, при котором специалист-схемотехник по заданию алгоритмиста фактически создает проблемно-ориентированную вычислительную структуру для решения фрагмента задачи определенного класса, например, линейной алгебры, цифровой обработки сигналов, математической физики и т. п. В состав такого макрообъекта при этом включаются необходимые вычислительные блоки, интерфейсы, блоки внутренней памяти, функциональные преобразователи, объединенные пространственной коммутационной системой макрообъекта, а также устройство управления макрообъектом. Затем созданный макрообъект каскадируется и распараллеливается в необходимом количестве с целью создания вычислительной структуры для решения всей задачи. Достоинством этого подхода является простота использования макрообъектов, созданных заранее для различных проблемных областей, недостатком – сложность разработки макрообъекта, необходимость привлечения специалиста-схемотехника и отображения вычислительного графа на макрообъектную архитектуру реконфигурируемой вычислительной системы.

Второй способ предполагает применение только языковых средств. В этом случае используются библиотечные элементы, созданные схемотехниками на стадии создания библиотек элементов, для ряда проблемных областей. Библиотечные элементы, включенные в библиотеки, описываются как функции языка высокого уровня, а затем, используя языковые конструкции, эти функции вызываются для исполнения. В результате создается макрообъект с определенными свойствами исключительно средствами языка высокого уровня. При трансляции такой программы в аппаратуре РВС создаются программные макрообъекты, управление которыми осуществляется процедурной, потоковой и управляющей составляющими параллельной программы. Преимуществами такого метода является исключение из процесса создания прикладной программы для РВС специалиста-схемотехника, а также более рациональное использование аппаратного ресурса РВС. К недостаткам можно отнести необходимость наличия проблемно-ориентированных библиотек для различных предметных областей.

Общим для первого и второго способов является программирование макрообъектов, которое включает в себя загрузку во все используемые в РВС макрообъекты управляющего пакета с целью их настройки на параметры решаемой задачи. Управляющий пакет включает в себя настройку всех компонентов макрообъекта на выполнение необходимых функций, способы адресации данных в макрообъектной памяти и необходимые функции коммутации пространственного коммутатора макрообъекта. Для загрузки управляющих пакетов используется низкоуровневый язык

ассемблера, содержащий команды настройки всех компонентов. Ассемблер используется также для программирования потоков данных, обрабатываемых вычислительной структурой, которая составлена из макрообъектов.

Для поддержки программирования софт-архитектур разрабатывается комплекс программного обеспечения (КПО) РВС-7, включающий новые программы-синтезаторы параллельно-конвейерных вычислительных структур из макрообъектов и обеспечивающий поддержку вводимых расширений всеми средствами разработки прикладных программ на всех необходимых для этого уровнях (рис. 3).



Рис. 3. Структура КПО РВС-7

Основными принципами при проектировании КПО РВС-7 и программных компонентов, входящих в его состав, являются:

- модульная структура КПО РВС-7;
- обеспечение программирования всех составляющих масштабируемых прикладных программ на языке высокого уровня;
- обеспечение реконфигурации прикладных масштабируемых программ без участия высококвалифицированного специалиста-схемотехника;
- обеспечение совместимости и переносимости проектов между РВС разных архитектур;
- возможность масштабирования прикладной задачи при увеличении ресурса.

Таким образом, разработанный на основе ПЛИС Xilinx Virtex-7 ВМ 24V7-750 и создаваемая на его основе РВС-7 являются перспективным направлением развития высокопроизводительной вычислительной техники и обладают необходимыми программными средствами для создания практически любых проблемно-ориентированных и специализированных вычислительных структур, обеспечивая

высокую эффективность вычислений на задачах различных классов. Применение рассматриваемых ВМ для построения вычислительных систем различных конфигураций позволит обеспечить высокую удельную производительность и энергоэффективность вычислений, а также близкий к линейному рост производительности при наращивании вычислительного ресурса.

#### СПИСОК ЛИТЕРАТУРЫ

1. *Левин И.И.* Реконфигурируемые вычислительные системы с открытой масштабируемой архитектурой // Труды Пятой Международной конференции «Параллельные вычисления и задачи управления» РАСО'2010. - М.: Учреждение Российской академии наук Институт проблем управления им. В.А. Трапезникова РАН, 2010. С.83-95.
2. *Каляев А.В., Левин И.И.* Модульно-наращиваемые многопроцессорные системы со структурно-процедурной организацией вычислений. М.: Янус-К, 2003. 380 с.
3. *Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И.* Реконфигурируемые мультиконвейерные вычислительные структуры. Изд. 2-е, перераб. и доп. Под общ. ред. И.А. Каляева. Ростов-на-Дону: Изд-во ЮНЦ РАН, 2009. 344 с.
4. *Каляев И.А., Левин И.И.* Семейство реконфигурируемых вычислительных систем с высокой реальной производительностью // Труды международной научной конференции «Параллельные вычислительные технологии» (ПАВТ'2009). Нижний Новгород: электронное издание НГУ имени Н.И. Лобачевского, 2009. С.186-196.
5. *Дордопуло А.И., Левин И.И., Каляев И.А., Семерников Е.А.* Высокопроизводительные реконфигурируемые вычислительные системы на основе ПЛИС Virtex-6 и Virtex-7 // Труды Международной научной конференции «Параллельные вычислительные технологии 2012 (ПаВТ'2012)» (Новосибирск, 26-30 марта 2012 г.). – Челябинск: Издательский центр ЮУрГУ [Электронный ресурс], 2012. - С. 449-458.